最近市场对芯片晶圆板封装（CoWoP）技术表现出浓厚兴趣，这种技术与现有的CoWoS封装有何不同？它对供应链和商业化前景有何影响？
8月5日，摩根大通在最新研报中表示，英伟达正在探索一项革命性的芯片封装技术——CoWoP（Chip-on-Wafer-on-PCB），该技术可能替代现有的CoWoS封装方案。新方法利用先进的高密度PCB技术，去除了CoWoS封装中的ABF基板层，直接将中介层与PCB连接。
摩根大通指出，这一技术变革对ABF基板厂商显然是负面消息，但为PCB制造商带来了重大机遇。尽管分析师认为CoWoP技术在中期内实现商业化的可能性较低，主要受制于多重技术挑战，但他们强调无论CoWoP是否成功量产，英伟达都将继续引领数据中心AI基础设施创新。
CoWoP代表Chip-on-Wafer-on-PCB技术路径，在完成芯片-晶圆中介层制造步骤后，中介层直接安装到PCB上，而非像CoWoS工艺那样绑定到ABF基板上。这项技术的潜在优势包括简化系统结构、提高数据传输效率、改善热管理性能并降低功耗，同时减少每代产品都在上升的基板成本及一些后端测试步骤。
然而，CoWoP面临关键挑战。目前只有苹果公司采用mSAP或SLP PCB技术，但其节距尺寸更大且PCB板面积更小，因此将其扩展到具有更高载流能力的大型GPU仍存在技术和运营难题。
对于ABF基板厂商来说，这显然不是好消息，因为基板附加值可能会大幅减少甚至消失，而高端PCB层则承担了封装内路由步骤。但对于具备先进mSAP能力和基板/封装工艺深度知识的PCB制造商而言，则是一个重大机遇。
历史上，更高的I/O数量和更精细的线/间距尺寸需要迁移到ABF基板。即使对于AI加速器，预计ABF基板也将在5/5线/间距尺寸之后失效。当前高密度互连(HDI)PCB的L/S为40/50微米，即使是用于iPhone主板的类基板PCB(SLP)也仅达到20/35微米，要将PCB的L/S从20/35微米缩小到10/10微米以下存在显著技术难度。
此外，英伟达当前确定的发展路线图与CoWoP追求的新方向存在一定矛盾。高附加值封装生态系统参与者如台积电参与度不高，主要集中在PCB厂商和特定OSAT厂商，这降低了商业化的可能性。
不过，摩根大通认为无论CoWoP是否成功量产，英伟达通过系统级方法继续引领数据中心AI基础设施创新。在半导体领域，英伟达率先推出CoWoS-L封装，探索CoWoP和CoPoS封装技术，并可能领导大规模CPO（共封装光学）应用和1.6T光学技术发展。这种持续创新能力预计将使英伟达在未来数年内保持GPU领域的领先优势，并在与ASIC竞争中占据主导地位。
